Veröffentlichungen des Lehrstuhls Technische Informatik

Bücher

Raimund Ubar, Jan Raik, Heinrich T. Vierhaus, "Design and Test Technology for Dependable Systems-On-Chip", ISBN 1-609-60212-9, Information Science Pub, Oktober 2010

Matthias Pflanz, "Online Error Detection and Fast Recover Techniques for Dependable Embedded Processors", ISBN 3-540-43318-X, Springer, 2002

 

Veröffentlichte Beiträge

Konferenzen, Symposien, Workshops, Tagungen und Fachzeitschriften

2013

S. Müller, M. Schölzel, H. T. Vierhaus, "Towards a Graceful Degradable Multicore-System by Hierarchical Handling of Hard Errors", DaRMuS 2013 : Special Session on Dynamic and Reliable Multicore Systems (DaRMuS) Hosted by 21st Euromicro PDP Conference

T. Koal, M. Ulbricht, P. Engelke, H. T. Vierhaus, "On the Feasibility of Combining On-Line-Test and Self Repair for Logic Circuits", Proc. 16th IEEE Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS 2013), Karlovny Vary, April 2013, Ed. L. Sekanina

T. Koal, M. Ulbricht, P. Engelke, H. T. Vierhaus, "On-Line-Test, Fehlerkorrektur und Selbstreparatur mit Time-Shared TMR", Tagungsband Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS 2013), April 2013, Ed. M. Dietrich, Fraunhofer-Institut IIS / EAS, 2013

T. Koal, M. Ulbricht, P. Engelke, H. T. Vierhaus, "Kombinierte On-Line-Fehlerkompensation und Selbstreparatur für Logik-Baugruppen", ITG-GI-GMM Arbeitstagung Test und Zuverlässigkeit von Schaltungen und Systemen (TuZ 2013), Dresden, Februar 2013

R. Urban, M. Schölzel, H. T. Vierhaus, "Compilerzentrierter Mikroprozessorentwurf" im Tagungsband der Dresdner Arbeitstagung für Schaltungs- und Systementwurf, (DASS 2013), Ed. M. Dietrich, Fraunhofer-Institut IIS / EAS, 2013

S. Müller, M. Schölzel, H. T. Vierhaus: "Towards a New Approach for Handling Hard Faults in Register Files by Means of a Software-Based Register Re-Allocation", Student Paper in Proc. of the European Test Symposium (ETS'13), 2013

M. Schölzel, T. Koal, S. Röder, H. T. Vierhaus, "Towards an Automatic Generation of Diagnostic In-Field SBST for Processor Components" in Proc. of the 14th IEEE Latin American Test Workshop (LATW'13), 2013

R. Urban, M. Schölzel, H. T. Vierhaus: "Ein konfigurierbarer Zwischencodesimulator zum compilerzentrierten Mikroprozessorentwurf", Tagungsband des Workshops Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen  (MBMV’13), 2013

T. Koal,  M. Ulbricht, H. T. Vierhaus, "Fault Tolerance and Self Repair Using a Virtual TMR Scheme", Proc. VDI/VDE/GMM Fachtagung Zuverlässigkeit und Entwurf (ZuE 2013), Dresden, Sept. 2013, Ed. M. Dietrich, ISBN

T. Koal,  M. Ulbricht, H. T. Vierhaus, "Virtual TMR Schemes Combining Fault Tolerance and Self Repair", Proc. Euromicro Conference on Digital Systems Design (DSD 2013), Santander, Sept. 2013

 

2012

C. Gleichner, P. Engelke, R. Kothe, H. T. Vierhaus: "Anbindung scanbasierter Tests an Standard-Schnittstellen: Möglichkeiten und Grenzen", Tagungsband des 24. GI/GMM/ITG-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ), Cottbus, Februar 2012

M. Ulbricht, H. T. Vierhaus, T. Koal, "Activity Migration in M-aus-N-Systemen mit Hilfe des Load Balancing", Tagungsband des 24. GI/GMM/ITG-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ), Cottbus, Februar 2012

S. Müller, M. Schölzel, H. T. Vierhaus, "Hierarchische Selbstreparatur in heterogenen Mehrkernsystemen durch Software-basierte Rekonfiguration", Tagungsband des 24. GI/GMM/ITG-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ), Cottbus, Februar 2012

S. Müller, M. Schölzel, H. T. Vierhaus, "Hierarchical Self-repair in Heterogeneous Multi-core Systems by Means of a Software-based Reconfiguration", VERFE 8th Workshop on Dependability and Fault-Tolerance: Proceedings of ARCS Workshops, 2012

T. Koal, M. Ulbricht, H. T. Vierhaus "Combining On-Line Fault Detection and Logic Self Repair", Proc. 15. IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Tallinn, April 2012, Ed. J. Raik

M. Schölzel, T. Koal, H. T. Vierhaus, "An Adaptive Self-Test Routine for In-Field Diagnosis of Permanent Faults in Simple RISC Cores", Proc. 15. IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Tallinn, April 2012, Editor J. Raik

T. Koal, M. Ulbricht, P. Engelke, H. T. Vierhaus, "Selbstreparatur für Logik-Baugruppen mit erweiterten Fähigkeiten für die Kompensation von Fertigungsfehlern und Frühausfällen", Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS), Dresden, Mai 2012

T. Koal, M. Ulbricht, P. Engelke, H. T. Vierhaus, "Logic Self Repair Architecture with Self Test Capabilities", Tagungsband ITG/GI/GMM Arbeitstagung "Zuverlässigkeit und Entwurf" (ZuE), Bremen, Sept. 2012, Ed. R. Drechsler

C. Gleichner, H. T. Vierhaus, P. Engelke, "Scan Based Tests Via Standard Interfaces", 15th Euromicro Conference on Digital System Design (DSD), 5.-8. Sept. 2012

M. Ulbricht, T. Koal, H. T. Vierhaus, "Activity Migration in M-of-N-Systems by Means of Load-Balancing", Proc. 15th Euromicro Conference on Digital Systems Design (DSD), 5.-8. Sept. 2012

M. Schölzel, T. Koal, H. T. Vierhaus, "Adaptiver softwarebasierter Selbsttest einfacher RISC Prozessoren zur Lokalisierung von permanenten Fehlern im Feld", Proc. Dresdner Arbeitstagung für Schaltungs- und Systementwurf 2012 (DASS 2012), pp.150-155

 

2011 

M. Ulbricht, M. Schölzel, T. Koal, H. T. Vierhaus: "A New Hierarchical Built-In Self-Test with On-Chip Diagnosis for VLIW Processors", Tagungsband 23. ITG/ GI/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ), Ed. I. Polian, Passau, Febr. 2011

R. Ubar, J. Raik, H. T. Vierhaus (Editors), "Design and Test Technology for Dependable Systems-on-Chip", IGI Global Publishing Company, Hershey, PA 17033, March 2011

T. Koal, H. T. Vierhaus, "Optimal Spare Utilization for Reliability and Mean Lifetime Improvement  for Logic Built-in Self Repair", Proc. 14. IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Cottbus, April 2011, pp. 219-224

M. Ulbricht, M. Schölzel, T. Koal, H. T. Vierhaus, "A New Hierarchical Built-In Test with On-Chip Diagnosis for VLIW Processors", Proc. 14. IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Cottbus, April 2011, pp. 143-146

H. T. Vierhaus, "Self Repair Technology for Logic Circuits- Architecture, Overhead and Limitations", Tutorial, CREDES-ZUSYS Summer School on Dependable Systems, TU Tallinn, June 2011, Ed. M. Jeninhin

M. Schölzel, "Self-testing and self-repairing processors", Tutorial, CREDES-ZUSYS Summer School on Dependable Systems, TU Tallinn, June 2011, Ed. M. Jeninhin

T. Koal, M.-S. Beck, H. T. Vierhaus, "Rekonfigurierbare Logik für Ausbeute-Optimierung und Verschleiß-Kompensation" (Poster), ITG-GI-GMM Fachtagung Zuverlässigkeit und Entwurf, Hamburg, Sept. 2011

T. Koal, M. Schölzel, H. T. Vierhaus, "Dependability and Life Time Enhancements for Nano-Electronic Systems", Proc. IEEE SPA 2011, 29./30. Sept. 2011, Poznan, Ed. A. Dabrowski

T. Koal, D. Scheit, M. Schölzel, H. T. Vierhaus, "On the Feasibility of Built-in Self Repair for Logic Circuits" (Poster), IEEE Int. Symposium on Dependability and Fault Tolerance (DFT), Vancouver, Oct. 2011

M. Schölzel, "Fine-Grained Software-Based Self-Repair of VLIW Processors", Proc. IEEE Int. Symposium on Dependability and Fault Tolerance (DFT), Vancouver, Oct. 2011

 

2010

C. Gleichner, T. Koal, H. T. Vierhaus, "Effiziente Verfahren der Selbstreparatur von Logik", pp.79-84, 22. ITG/GI/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ), 28.Feb.-02.März 2010

M. Schölzel, "HW / SW Co-Detection of Transient and Permanent Faults with Fast Recovery in Statically Scheduled Data Paths", Proc. IEEE Design and Test in Europe (DATE), Dresden, March 2010

T. Koal, H. T. Vierhaus, "Combining De-Stressing and Self Repair for Long-Term Dependable Systems", Proc. 13. IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Vienna, April 2010

M. Schölzel, "Software-Based Self-Repair of Statically Scheduled Superscalar Data Paths", Proc. 13. IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Vienna, April 2010

T. Koal, H. T. Vierhaus, "A software-based self-test and hardware reconfiguration solution for VLIW processors" (Poster), Proc. 13. IEEE Int. Symposium on Design and Diagnostics of Electronic Circuits and Systems (DDECS), Vienna, April 2010

T. Koal, H. T. Vierhaus, "Eingebaute Selbstreparatur zur Kompensation von Produktions- und Alterungsfehlern", Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS), pp.73-78, 2010, ISBN: 978-3-8396-0126-6

M. Schölzel, "Möglichkeiten und Grenzen der Software-basierten Selbstreparatur in statisch geplanten superskalaren Prozessorarchitekturen" Dresdner Arbeitstagung Schaltungs- und Systementwurf (DASS), pp.79-84, 2010, ISBN: 978-3-8396-0126-6

T. Koal, D. Scheit, H. T. Vierhaus, "Schwachstellen und Engpässe bei Verfahren zur Fehlerkompensation und Selbstreparatur für hochintegrierte Schaltungen", Proc. 4. GMM/GI/ITG- Arbeitstagung "Zuverlässigkeit und Entwurf" (ZuE), Kreuth, Sept. 2010, Reihe GMM-Fachberichte

C. Gleichner, T. Koal, H. T. Vierhaus, "Effective Logic Self Repair Based on Extracted Logic Clusters", Proc. IEEE SPA 2010, pp. 10-15, Poznan, Sept. 2010, Ed. A. Dabrowski

R. Kothe, H. T. Vierhaus, "Test Data and Power Reductions for Transition Delay Tests for Massive-Parallel Scan Structures", Euromicro Symposium on Digital Systems Design, IEEE Computer Society, pp. 283–290, Sept. 2010

M. Schölzel, S. Müller, "Combining Hardware- and Software-Based Self-Repair Methods for Statically Scheduled Data Paths" (DFT), IEEE 25th International Symposium on Defect and Fault Tolerance in VLSI Systems, pp.90-98, Kyoto, Oct. 2010

 

2009

T. Koal, H. T. Vierhaus, "Logic Self Repair Based on Regular Building Blocks", ARCS 2009, Workshop on Fault Tolerance, Delft, March 2009

D. Scheit, H. T. Vierhaus, "Zentrale und dezentrale Selbstreparatur von Bussen", ITG-GI-GMM Workshop "Test und Zuverlässigkeit von Schaltungen und Systemen", Bremen, Februar 2009

T. Koal, D. Scheit, H. T. Vierhaus, "A Scheme of Logic Self Repair Including Local Interconnects", Proc. IEEE DDECS 2009, Liberec, April 2009

D. Scheit, H. T. Vierhaus, "Zentrale und dezentrale Selbstreparatur von Bussen", ITG-GI-GMM Workshop "Test und Zuverlässigkeit von Schaltungen und Systemen", Bremen, Februar 2009

T. Koal, D. Scheit, H. T. Vierhaus, "Selbstreparatur durch Regularisierung von Logik-Schaltungen", Proc. 3. GMM/GI/ITG Fachtagung "Zuverlässigkeit und Entwurf", Stuttgart, Sept. 2009, GMM-Fachricht No. 61, VDE Verlag GmbH, Berlin /Offenbach, 2009, ISBN 978-3-8007-3178-7, pp. 29-35

T. Koal, D. Scheit, H. T. Vierhaus, "Reliability Estimation Process", Proc. 12th Euromicro Conferenon Digital System Design (DSD), Patras, August 2009, IEEE CS Press, 2009, ISBN 978-0-7695-3782-5, pp. 221-224

T. Koal, D. Scheit, H. T. Vierhaus, "A Concept for Logic Self Repair" ,Proc. 12th Euromicro Conferenon Digital System Design (DSD), Patras, August 2009, IEEE CS Press, 2009, ISBN 978-0-7695-3782-5, pp. 621-624

T. Koal, D. Scheit, H. T. Vierhaus, "A Comprehensive Scheme for Logic Self Repair", Proc. IEEE Conf. On Signal Processing Architectures (SPA), pp. 13-18, Poznan, Sept. 2009, Ed. A. Dabrowski, ISBN 13-978-83-62065-00-4

M. Schölzel, "Scaling the Discrete Cosine Transformation for Fault-Tolerant Real-Time Execution", Proc. IEEE Conf. On Signal Processing Architectures (SPA), pp. 19-24, Poznan, Sept. 2009, Ed. A. Dabrowski, ISBN 13-978-83-62065-00-4

 

2008

H. T. Vierhaus, S. Stamenkovic, "Test Technology for Sequential Circuits", in "The Computer Engineering Handbook", 2. Edition, 2008, Ed. V. G. Oklobdzija, CRC Press, New York, pp. 22-1 – 22-14

D. Scheit, H. T. Vierhaus, "Fehlertolerante integrierte Verbindungsstrukturen", Proc. Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS), 15-16. Mai 2008, Ed. G. Elst, S., ISBN 3-9810287-2-4

R. Kothe, H. T. Vierhaus, "Fehlerdiagnose für Logik mit regulären Strukturen", Proc. EDA-Workshop 08, Hannover, 6.-7. Mai 2008, VDE Verlag GmbH, ISBN 978-3-8007-3101-5, pp. 57-62

T. Koal, C. Galke, H. T. Vierhaus, "Funktionaler Selbsttest für eingebettete Prozessoren auf der Basis stuktureller Information", 20. ITG-GI Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen" (TuZ), Wien, 24.-26. Februar 2008, Ed. A. Steininger, pp. 79-84

D. Scheit, H. T. Vierhaus, "Fehlertoleranz und Selbstreparatur von Verbindungsstrukturen auf SoCs", Proc. 20. ITG-GI-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Wien, 24.-26. Februar 2008, ed. A Steininger, pp. 121-126

M. Schölzel, "Ein hybrides Selbsttest- und Reparaturkonzept für VLIW-Prozessoren", Proc. 20. ITG-GI-Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", Wien, 24.-26. Februar 2008, ed. A Steininger, pp. 115-120

T. Koal, D. Scheit, H. T. Vierhaus, "Möglichkeiten und Grenzen der Selbstreparatur für Logik", Proc. Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS), 15-16. Mai 2008, Ed. G. Elst, S., ISBN 3-9810287-2-4

R. Kothe, D. Scheit, H. T. Vierhaus, "Angepasste Fehlerdiagnose für die Selbstreparatur in logischen Schaltungen", Proc. Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS), 15-16. Mai 2008, Ed. G. Elst, S. , ISBN 3-9810287-2-4

H. T. Vierhaus, R. Kothe, "Embedded Diagnostic Logic Test Exploiting Regularity", Proc. 11th Euromicro Conference in Digital System Design (DSD08), Parma, Sept. 2008, Ed. Luca Fanucci, IEEE Computer Society Press, 2008, pp. 873-879

T. Koal, D. Scheit, H. T. Vierhaus, "Möglichkeiten und Grenzen der Selbstreparatur für Logik", Proc. 2. GMM/GI/ITG- Arbeitstagung "Zuverlässigkeit und Entwurf", Ingolstadt, September /Oktober 2008, Reihe GMM-Fachberichte No. 57, ISBN 978-3-8007-3119-pp. 57-64

D. Scheit, H. T. Vierhaus, "Fehlertolerante Busse basierend auf Codes und Selbstreparatur" (Poster), Proc. 2. GMM/GI/ITG- Arbeitstagung "Zuverlässigkeit und Entwurf", Ingolstadt, September /Oktober 2008, Reihe GMM-Fachberichte No. 57, ISBN 978-3-8007-3119, p 157 

H. T. Vierhaus, "Logic Self Repair based on Regular Building Blocks", Proc. IEEE NTAV / SPA 2008, Poznan, Sept. 2008, Ed. A. Dabrowski, ISBN –10 83-913251-9-9, pp. 109-114

R. Kothe, H. T. Vierhaus, "A Scan Controller Concept for Low-Power Scan Tests", Journal of Low-Power Electronics, Vol. 4, 1-9, 2008, American Science Publishers (ASP)

S. Misera, H. T. Vierhaus, A. Sieber, "Simulated fault injections and their acceleration in SystemC", Journal of Microprocessors and Microsystems, Vol. 32 (2008), pp. 270-278, Elsevier BV 2008

 

2007

R. Kothe, H. T. Vierhaus, "Repair Functions and Redundancy Management for Bus Structures", Proc. 20. International Conference on Architecture of Computer Systems,ARCS07, Workshop on Dependability and Fault Tolerance, Zürich, March 2007, VDI-Verlag, 2007

R. Kothe, H. T. Vierhaus, "Reparaturfunktion für Bus-Strukturen auf SoCs", ITG-GI-GMM Fachtagung "Zuverlässigkeit und Entwurf", München, März 2007, VDI-Verlag 2007

S. Misera, A. Sieber, "Hardware-nahe Fehlersimulation mit effektiven SystemC-Modellen", 10. GI/ITG/GMM Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", Erlangen, März 2007

R. Kothe, H. T. Vierhaus, "Flip-Flops and Scan Path Elements for Nanoelectronics", Proc. IEEE Workshop on Design and Diagnostics (DDEDCS), Krakow, April 2007

S. Misera, A. Sieber, "Fehlerinjektionstechniken in SystemC- Beschreibungen mit Gate- und Switch-Level-Verhalten", Tagungsband Dresdner Arbeitstagung für Schaltungs- und Systementwurf , Reihe "Eingebettete, selbstorganisierende Systeme" Bd. 5, TUD Press, 2007, pp. 29-34, ISBN-13: 978-3-940046-28-4

C. Galke, T. Koal, H. T. Vierhaus, "Möglichkeiten und Grenzen der automatischen SBST-Generierung für einfache Prozessoren- Fallstudie des Testprozessors T5016p", Tagungsband Dresdner Arbeitstagung für Schaltungs- und Systementwurf , Reihe "Eingebettete, selbstorganisierende Systeme" Bd. 5, TUD Press, 2007, pp. 39- 44, ISBN-13: 978-3-940046-28-4

R. Kothe, H. T. Vierhaus, "Fehlerhärtung und Fehlertoleranz für Flip-Flops und Scan-Path-Elemente", Tagungsband Dresdner Arbeitstagung für Schaltungs- und Systementwurf , Reihe "Eingebettete, selbstorganisierende Systeme" Bd. 5, TUD Press, 2007, pp. 67-72, ISBN-13: 978-3-940046-28-4

R. Frost, D. Rudolph, C. Galke, R. Kothe, H. T. Vierhaus, "A Configurable Modular Test Processor and Scan Controller Architecture", Proc. IEEE Int. On-Line Testing Symposium, 2007, pp. 277-284

S. Misera, H. T. Vierhaus, A. Sieber, "Fault Injection Techniques and their Accelerated Simulation in SystmC", Proc. 10th Euromicro Conference on Digital System Design (DSD07), Lübeck, August/ Sept 2007, pp. 587-595, IEEE CS Press 2007, ISBN 0-7695-2978-X

H. T. Vierhaus, H. Rossmann, S. Misera, "Timing-/ Power- Optimization for Digital Logic Based on Standard Cells", Proc. 10th Euromicro Conference on Digital System Design (DSD07), Lübeck, August/ Sept 2007, pp.303306, IEEE CS Press 2007, ISBN 0-7695-2978-X

R. Kothe, H. T. Vierhaus, "Diagnostic Logic Testing Based on Advanced Scan Technology and an Embedded Test Processor", Computer Science Report 01/07, BTU Cottbus, June 2007, ISSN 1437-7969

R. Kothe, H. T. Vierhaus, "Embedded Fault Diagnosis for Digital Logic Exploiting Regularity", Proc. IEEE Signal Processing Workshop 2007 (SPA07), Poznan, Sept. 2007, Ed. A.. Dabrowski, pp. 7-12, ISBN-10 83-913251-8-0

M. Schölzel, "Reduced Triple Modular Redundancy for Built-in Self Repair in VLIW Processors", Proc. IEEE Signal Processing Workshop 2007 (SPA07), Poznan, Sept. 2007, Ed. A. Dabrowski, pp. 21-26, ISBN-10 83-913251-8-0

 

2006

C. Galke, R. Kothe, H. T. Vierhaus, "Logic Self Repair by Transistor and Gate Level Reconfiguration", Proc. 19th International Conference on Architecture of Computing Systems (ARCS), Frankfurt, March 2006, Gesellschaft für Informatik

U. Krautz, M. Pflanz, C. Jacobi, H. W. Tast, K. Weber, H. T. Vierhaus, "Evaluating Coverage of Error Detection Logic for Soft Errors using Formal methods", Proc. IEEE DATE 06, Munich, March 2006

H. Rossmann, A. Vick, H. T. Vierhaus "Timing- Power- getriebener Layout-Entwurf für Zellen-basierte Digitalschaltungen", Proc. ITG-GI-Workshop „Modellbildung und Verifikation“, Dresden, Februar 2006

S. Habermann, R. Kothe, H. T. Vierhaus: "Built-in Self Repair by Reconfiguration of FPGAs", Proc. IEEE Int. On-line Testing Symposium 2006

C. Galke, R. Kothe, S. Schultke, K. Winkler, J. Honko, H. T. Vierhaus: "Embedded Scan Test with Diagnostic Features for Self-Testing SoCs", Proc. IEEE Int. On-line Testing Symposium 2006

R. Kothe, C. Galke, S. Schultke, H. Fröschke, S. Gaede, H. T. Vierhaus: "Hardware/ Software Based Hierarchical Self Test for SoCs", Proc. IEEE DDECS 2006, Prag, April 2006, IEEE CS Press, 2006

R. Kothe, H. T. Vierhaus et al. "Embedded Self Repair by Transistor and Gate Level Reconfiguration", Proc. IEEE DDECS 06, Prag, April 2006, IEEE CS Press, 2006

R. Kothe, S. Habermann, H. T. Vierhaus, T. Coym, W. Vermeiren, B. Straube, "Selbstreparatur von Logik-Baugruppen in hochintegrierten Schaltungen-Möglichkeiten und Grenzen", Proc. Dresdner Arbeitstagung für den Schaltungs- und System-entwurf (DASS), Mai 2006, Herausgeber G. Elst

S. Misera, A. Sieber, L. Breitenfeld, H. T. Vierhaus, "Eine Mixed-Language-Fault-Simulation von VHDL- und SystemC-Modellen", Fraunhofer Institut Integrierte Schaltungen - Dresdner Arbeitstagung Schaltungs- und Systementwurf DASS 2006

R. Kothe, C. Galke, H. T. Vierhaus, "Redundanz-Management und Fehlerisolierung für die Selbstreparatur in digitalen und analogen Schaltungen", Proc. Analog 06, 9. ITG-GMM-Fachtagung, Dresden, September 2006, Fachbericht 196, VDE Verlag 2006, pp. 57-62

S. Misera, H. T. Vierhaus, L. Breitenfeld, A. Sieber, "A Mixed Level Fault Simulation of VHDL and SystemC", Proc. 9th Euromicro Conference on Digital Systems Design, Dubrovnik, Aug./Sept. 2006, IEEE Comp. Soc. Press 2006, ISBN 0-7695-2609-8, pp. 275-279

C. Galke, U. Gätschmann, H. T. Vierhaus, "Scan-Based SoC Test Using Space / Time Pattern Compaction Schemes", Proc. 9th Euromicro Conference on Digital Systems Design, Dubrovnik, Aug./Sept. 2006, IEEE Comp. Soc. Press 2006, ISBN 0-7695-2609-8, pp. 433-438

R. Kothe, H. T. Vierhaus, "An Embedded Test Strategy for Global and Regional Interconnects on SOCs", Proc. IEEE Signal Processing Workshop 2006, Poznan, pp. 65-70, ISBN 10-83-913251-7-2

S. Misera, "Hierarchische Fehlersimulation mit effektiven SystemC-Modellen", 1st Cooperation Workshop of Computer Science 2006, Cottbus, Computer Science Reports BTU Cottbus, ISSN: 1437-7969

R. Kothe, S. Habermann, H. T. Vierhaus, "Selbstreparatur von Logik-Baugruppen in hochintegrierten Schaltungen- Möglichkeiten und Grenzen", Forum der Forschung, BTU Cottbus, Jahrgang 10, Heft 19, Dezember 2006, pp. 125-130, ISSN 0947-6989

 

2005

U. Gätzschmann, C. Galke, M. Kaibel, U. Gläser, H. T. Vierhaus: "Ein flexibler Ansatz für den Scan-Test von SoCs", Proc. 17. ITG-GI-GMM-Workshop "Test und Zuverlässigkeit von Schaltungen und Systemen", Innsbruck, Febr. / März 2005, pp. 32-36, Ed. S. Hellebrand

Galke, C.; Misera, S.; Fröschke, H.; Vierhaus, H. T.: "Eine Simulationsumgebung zur Validierung des Fehlerverhaltens für Prozessor-basierte Systeme " - Poster, Proc. 17. ITG-GI-GMM-Workshop "Test und Zuverlässigkeit von Schaltungen und Systemen", Innsbruck, Febr./März 2005, Ed. S. Hellebrand

C. Galke, S. Misera, H. Fröschke, H. T. Vierhaus, "Parallele Hierarchische Fehlersimulation zur Validierung des Fehlerverhaltens für SoCs", GI/ITG/GMM Workshop "Modellierung und Verifikation", April 2005, München

R. Kothe, C. Galke, H. T. Vierhaus: "A Multi-Purpose Concept for SoC Self Test Including Diagnostic Features", Proc. IEEE Int. On-line Testing Symposium 2005, IEEE Computer Society Press

H. T. Vierhaus, H. Rossmann: "Power-Timing Optimierung für Zellen-basierte Digitalschaltungen in Submikron-Technologien", Workshop "Entwurfsmethoden für Nanometer VLSI Design", GI Informatik-Jahrestagung 2005, Bonn

H. T. Vierhaus, "Transistor- and Gate Level Self Repair for Logic Circuits", Proc. IEEE Signal Processing 2005, Poznan, Ed. A. Dabrowski, ISBN 83-913251-6-4

 

2004

U. Gätzschmann, H. T. Vierhaus et al., "Ein flexibles Verfahren zur Testdaten- Kompaktierung und – Dekompaktierung für den Scan-Test“, 16. ITG-GI-GMM-Workshop", Testmethoden und Zuverlässigkeit von Schaltungen und Systemen“, Dresden, 29. 2.- 2. 3. 2004, Ed. B. Straube

H. Schwabe, C. Galke, H. T. Vierhaus, "Ein funktionales Selbsttest-Konzept für Prozessor-Strukturen am Beispiel der Testprozessors T 5016p“ 16. ITG-GI Workshop", Test und Zuverlässigkeit von Schaltungen und Systemen“, Dresden, März 2004, Ed. B. Straube

C. Kretzschmar, C. Galke, H. T. Vierhaus, "A Hierarchical Self Test Scheme for SoCs", Proc. 10th IEEE Int. On-Line Testing Symposium, 2004, Funchal, pp. 37-42, ISBN 0-7695-2180-0, IEEE Computer Society Press

S. Misera, H. T. Vierhaus, "FIT- A Parallel Hierarchical Fault Simulator", Int. Conference on Parallel Computing in Electrical Engineering (PARELEC) 2004, Dresden, Ed. R. Merker, IEEE Comp. Society Press, pp. 289-296, ISBN 0-7695-2080-4

M. Schölzel, P. Bachmann, H. T. Vierhaus, "Application Specific Processor Design for Digital Signal Processing", Proc IEEE Signal Processing Workshop 2004, Poznan, Ed. A. Dabrowski, ISBN 83-913251-5-6

C. Kretzschmar, C. Galke, H. T. Vierhaus, "Test und Selbsttest-Verfahren für zuverlässige Systems on a Chip", Proc. 6th Workshop on System Design Automation (SDA), Dresden, April 2004, Ed. G. Elst