Veröffentlichungen des Lehrstuhls Technische Informatik
A. Bücher:
- Ubar, R., Raik, J., Vierhaus, H.T.: "Design and Test Technology for Dependable Systems-On-Chip", ISBN 1-609-60212-9, Information Science Pub, Oktober 2010
- Pflanz, M.: "Online Error Detection and Fast Recover Techniques for Dependable Embedded Processors", ISBN 3-540-43318-X, Springer, 2002
B. Veröffentlichte Beiträge:
Konferenzen / Symposien / Workshops / Tagungsbände / Zeitschriften
2010
Rene Kothe, Heinrich T. Vierhaus, "Test Data and Power Reductions for Transition Delay Tests for Massive Parallel Scan Structures", Digital Systems Design, Euromicro Symposium on, IEEE Computer Society, 2010
Christian Gleichner, Tobias Koal, H. T. Vierhaus, "Effiziente Verfahren der Selbstreparatur von Logik", TuZ 2010, pp.79-84, 22. ITG/GI/GMM Workshop "Testmethoden und Zuverlässigkeit von Schaltungen und Systemen", 28.Feb.-02.März 2010
Tobias Koal, Heinrich T. Vierhaus, „Combining De-Stressing and Self Repair for Long-Term Dependable Systems”, Proc. IEEE DDECS 2010, Vienna, April 2010
Mario Schölzel “HW / SW Co-Detection of Transient and Permanent Faults with Fast Recovery in Statically Scheduled Data Paths”, Proc. IEEE Design and Test in Europe (DATE) 2010, Dresden, March 2010
Mario Schölzel, “Software-Based Self-Repair of Statically Scheduled Superscalar Data Paths”, Proc. IEEE DDECS 2010, Vienna, April 2010
T. Koal, H. T. Vierhaus, “ A software-based self-test and hardware reconfiguration solution for VLIW processors”, Proc. DDECS 2010, Vienna, April 2010 (poster)
Tobias Koal, Heinrich T. Vierhaus, "Eingebaute Selbstreparatur zur Kompensation von Produktions- und Alterungsfehlern" DASS,pp.73-78, 2010 Dresdner Arbeitstagung Schaltungs- und Systementwurf, 2010, ISBN: 978-3-8396-0126-6
Mario Schölzel, "Möglichkeiten und Grenzen der Software-basierten Selbstreparatur in statisch geplanten
superskalaren Prozessorarchitekturen" DASS,pp.79-84, 2010
Dresdner Arbeitstagung Schaltungs- und Systementwurf, 2010, ISBN:
978-3-8396-0126-6
2009
T. Koal, H. T. Vierhaus, “Logic Self Repair Based on Regular Building Blocks”, ARCS 2009, Workshop on Fault Tolerance, Delft, March 2009
D. Scheit, H. T. Vierhaus, „Zentrale und dezentrale Selbstreparatur von Bussen“, ITG-GI-GMM Workshop „Test und Zuverlässigkeit von Schaltungen und Systemen“, Bremen, Februar 2009
T. Koal, D. Scheit, H. T. Vierhaus, „A Scheme of Logic Self Repair Including Local Interconnects”, Proc. IEEE DDECS 2009, Liberec, April 2009
D. Scheit, H. T. Vierhaus, „Zentrale und dezentrale Selbstreparatur von Bussen“, ITG-GI-GMM Workshop „Test und Zuverlässigkeit von Schaltungen und Systemen“, Bremen, Februar 2009
T. Koal, D. Scheit, H. T. Vierhaus, „Selbstreparatur durch Regularisierung von Logik-Schaltungen“, Proc. 3. GMM/GI/ITG Fachtagung „Zuverlässigkeit und Entwurf“, Stuttgart, Sept. 2009, GMM-Fachricht No. 61, VDE Verlag GmbH, Berlin /Offenbach, 2009, ISBN 978-3-8007-3178-7, pp. 29-35
T. Koal, D. Scheit, H. T. Vierhaus, „Reliability Estimation Process“, Proc. 12th Euromicro Conferenon Digital System Design (DSD), Patras, August 2009, IEEE CS Press, 2009, ISBN 978-0-7695-3782-5, pp. 221-224
T. Koal, D. Scheit, H. T. Vierhaus, „A Concept for Logic Self Repair“,Proc. 12th Euromicro Conferenon Digital System Design (DSD), Patras, August 2009, IEEE CS Press, 2009, ISBN 978-0-7695-3782-5, pp. 621-624
T. Koal, D. Scheit, H. T. Vierhaus, „A Comprehensive Scheme for Logic Self Repair“, Proc. IEEE Conf. On Signal Processing Architectures (SPA) 2009, Poznan, Sept. 2009, Ed. A. Dabrowski, ISBN 13-978-83-62065-00-4, Sept. 2009, pp. 13-18
M. Schölzel, “Scaling the Discrete Cosine Transformation for Fault-Tolerant Real-Time Execution”, Proc. IEEE Conf. On Signal Processing Architectures (SPA) 2009, Poznan, Sept. 2009, Ed. A. Dabrowski, ISBN 13-978-83-62065-00-4, Sept. 2009, pp. 19-24
2008
H. T. Vierhaus, S. Stamenkovic, „Test Technology for Sequential Circuits“, in “The Computer Engineering Handbook”, 2nd edition, 2008, Ed. V. G. Oklobdzija, CRC Press, New York, pp. 22-1 – 22-14
R. Kothe, D. Scheit, H. T. Vierhaus „Angepasste Fehlerdiagnose für die Selbstreparatur in logischen Schaltungen“, Proc. Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS’08), 15-16. Mai 2008, Ed. G. Elst, S. , ISBN 3-9810287-2-4
D. Scheit, H. T. Vierhaus, „Fehlertolerante integrierte Verbindungsstrukturen“, Proc. Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS’08), 15-16. Mai 2008, Ed. G. Elst, S., ISBN 3-9810287-2-4
R. Kothe, H. T. Vierhaus, “Fehlerdiagnose für Logik mit regulären Strukturen”, Proc. EDA-Workshop 08, Hannover, 6.-7. Mai 2008, VDE Verlag GmbH, ISBN 978-3-8007-3101-5, pp. 57-62
T. Koal, C. Galke, H. T. Vierhaus, „Funktionaler Selbsttest für eingebettete Prozessoren auf der Basis stuktureller Information“, 20. ITG-GI Workshop „Testmethoden und Zuverlässigkeit von Schaltungen und Systemen“, Wien, 24.-26. Februar 2008, Ed. A. Steininger, pp. 79-84
D. Scheit, H. T. Vierhaus, „Fehlertoleranz und Selbstreparatur von Verbindungsstrukturen auf SoCs“, Proc. 20. ITG-GI-Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, Wien, 24.-26. Februar 2008, ed. A Steininger, pp. 121-126
Mario Schölzel, „Ein hybrides Selbsttest- und Reparaturkonzept für VLIW-Prozessoren“, Proc. 20. ITG-GI-Workshop “Testmethoden und Zuverlässigkeit von Schaltungen und Systemen”, Wien, 24.-26. Februar 2008, ed. A Steininger, pp. 115-120
T. Koal, D. Scheit, H. T. Vierhaus, „Möglichkeiten und Grenzen der Selbstreparatur für Logik“, Proc. Dresdner Arbeitstagung für Schaltungs- und Systementwurf (DASS’08), 15-16. Mai 2008, Ed. G. Elst, S., ISBN 3-9810287-2-4
H. T. Vierhaus, R. Kothe, „Embedded Diagnostic Logic Test Exploiting Regularity“, Proc. 11th Euromicro Conference in Digital System Design (DSD08), Parma, Sept. 2008, Ed. Luca Fanucci, IEEE Computer Society Press, 2008, pp. 873-879
T. Koal, D. Scheit, H. T. Vierhaus, „Möglichkeiten und Grenzen der Selbstreparatur für Logik“, Proc. 2. GMM/GI/ITG- Arbeitstagung „Zuverlässigkeit und Entwurf“, Ingolstadt, September /Oktober 2008, Reihe GMM-Fachberichte No. 57, ISBN 978-3-8007-3119-pp. 57-64
D. Scheit, H. T. Vierhaus, „Fehlertolerante Busse basierend auf Codes und Selbstreparatur“, Proc. 2. GMM/GI/ITG- Arbeitstagung „Zuverlässigkeit und Entwurf“, Ingolstadt, September /Oktober 2008, Reihe GMM-Fachberichte No. 57, ISBN 978-3-8007-3119, p 157 (poster session)
H. T. Vierhaus, „Logic Self Repair based on Regular Building Blocks“, Proc. IEEE NTAV / SPA 2008, Poznan, Sept. 2008, Ed. A. Dabrowski, ISBN –10 83-913251-9-9, pp. 109-114
Rene Kothe, H. T. Vierhaus, „A Scan Controller Concept for Low-Power Scan Tests“, Journal of Low-Power Electronics, Vol. 4, 1-9, 2008, American Science Publishers (ASP)
S. Misera, H. T. Vierhaus, A. Sieber, “Simulated fault injections and their acceleration in SystemC“, Journal of Microprocessors and Microsystems, Vol. 32 (2008), pp. 270-278, Elsevier BV 2008
2007
R. Kothe, H. T. Vierhaus, “Repair Functions and Redundancy Management for Bus Structures”, Proc. 20th International Conference on Architecture of Computer Systems,ARCS07, Workshop on Dependability and Fault Tolerance, Zürich, March 2007, VDI-Verlag, 2007
R. Kothe, H. T. Vierhaus, “Reparaturfunktion für Bus-Strukturen auf SoCs“, ITG-GI-GMM Fachtagung „Zuverlässigkeit und Entwurf“, München, März 2007, VDI-Verlag 2007
Misera, S.; Sieber, A.: "Hardware-nahe Fehlersimulation mit effektiven SystemC-Modellen", 10. GI/ITG/GMM Workshop "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", Erlangen, März 2007
R. Kothe, H. T. Vierhaus, “Flip-Flops and Scan Path Elements for Nanoelectronics”, Proc. IEEE Workshop on Design and Diagnostics (DDEDCS 07), Krakow, April 2007
S. Misera, A. Sieber, “”Fehlerinjektionstechniken in SystemC- Beschreibungen mit Gate- und Switch-Level-Verhalten“, Tagungsband Dresdner Arbeitstagung für Schaltungs- und Systementwurf , Reihe “Eingebettete, selbstorganisierende Systeme“ Bd. 5, TUD Press, 2007, pp. 29-34, ISBN-13: 978-3-940046-28-4
C. Galke, T. Koal, H. T. Vierhaus, „Möglichkeiten und Grenzen der automatischen SBST-Generierung für einfache Prozessoren- Fallstudie des Testprozessors T5016p“, Tagungsband Dresdner Arbeitstagung für Schaltungs- und Systementwurf , Reihe “Eingebettete, selbstorganisierende Systeme“ Bd. 5, TUD Press, 2007, pp. 39- 44, ISBN-13: 978-3-940046-28-4
R. Kothe, H. T. Vierhaus, “Fehlerhärtung und Fehlertoleranz für Flip-Flops und Scan-Path-Elemente”, Tagungsband Dresdner Arbeitstagung für Schaltungs- und Systementwurf , Reihe “Eingebettete, selbstorganisierende Systeme“ Bd. 5, TUD Press, 2007, pp. 67-72, ISBN-13: 978-3-940046-28-4
R. Frost, D. Rudolph, C. Galke, R. Kothe, H. T. Vierhaus, „A Configurable Modular Test Processor and Scan Controller Architecture“, Proc. IEEE Int. On-Line Testing Symposium, 2007, pp. 277-284
S. Misera, H. T. Vierhaus, A. Sieber, „Fault Injection Techniques and their Accelerated Simulation in SystmC“, Proc. 10th Euromicro Conference on Digital System Design (DSD07), Lübeck, August/ Sept 2007, pp. 587-595, IEEE CS Press 2007, ISBN 0-7695-2978-X
H. T. Vierhaus, H. Rossmann, S. Misera, „Timing- / Power- Optimization for Digital Logic Based on Standard Cells”, Proc. 10th Euromicro Conference on Digital System Design (DSD07), Lübeck, August/ Sept 2007, pp.303306, IEEE CS Press 2007, ISBN 0-7695-2978-X
R. Kothe, H. T. Vierhaus, “Diagnostic Logic Testing Based on Advanced Scan Technology and an Embedded Test Processor”, Computer Science Report 01/07, BTU Cottbus, June 2007, ISSN 1437-7969
R. Kothe, H. T. Vierhaus, “Embedded Fault Diagnosis for Digital Logic Exploiting Regularity”, Proc. IEEE Signal Processing Workshop 2007 (SPA07), Poznan, Sept. 2007, Ed. A.. Dabrowski, pp. 7-12, ISBN-10 83-913251-8-0
M. Schölzel, “Reduced Triple Modular Redundancy for Built-in Self Repair in VLIW Processors”, Proc. IEEE Signal Processing Workshop 2007 (SPA07), Poznan, Sept. 2007, Ed. A.. Dabrowski, pp. 21-26, ISBN-10 83-913251-8-0
2006
Christian Galke, René Kothe, Heinrich T. Vierhaus, „Logic Self Repair by Transistor and Gate Level Reconfiguration”, Proc. 19th International Conference on Architecture of Computing Systems (ARCS06), Frankfurt, March 2006, Gesellschaft für Informatik
U. Krautz, M. Pflanz, C. Jacobi, H. W. Tast, K. Weber, H. T. Vierhaus, „Evaluating Coverage of Error Detection Logic for Soft Errors using Formal methods”, Proc. IEEE DATE 06, Munich, March 2006
H. Rossmann, A. Vick, H. T. Vierhaus „Timing- Power- getriebener Layout-Entwurf für Zellen-basierte Digitalschaltungen“, Proc. ITG-GI-Workshop „Modellbildung und Verifikation“, Dresden, Februar 2006
S. Habermann, R. Kothe, H. T. Vierhaus: “Built-in Self Repair by
Reconfiguration of FPGAs”, Proc. IEEE Int. On-line Testing Symposium 2006
C. Galke, R. Kothe, S. Schultke, K. Winkler, J. Honko, H. T. Vierhaus:
”Embedded Scan Test with Diagnostic Features for Self-Testing SoCs”, Proc.
IEEE Int. On-line Testing Symposium 2006
R. Kothe, C. Galke, S. Schultke, H. Fröschke, S. Gaede, H. T. Vierhaus:
”Hardware/ Software Based Hierarchical Self Test for SoCs”, Proc. IEEE DDECS
06, Prag, April 2006, IEEE CS Press, 2006
R. Kothe, H. T. Vierhaus et al. “Embedded Self Repair by Transistor and Gate Level Reconfiguration”, Proc. IEEE DDECS 06, Prag, April 2006, IEEE CS Press, 2006
René Kothe, Sven Habermann, H. T. Vierhaus, Torsten Coym, Wolfgang Vermeiren, Bernd Straube, „ Selbstreparatur von Logik-Baugruppen in hochintegrierten Schaltungen-Möglichkeiten und Grenzen“, Proc. Dresdner Arbeitstagung für den Schaltungs- und System-entwurf (DASS06), Mai 2006, Herausgeber G. Elst
Misera, S.; Sieber, A.; Breitenfeld, L.; Vierhaus, H. T.: "Eine Mixed-Language-Fault-Simulation von VHDL- und SystemC-Modellen", Fraunhofer Institut Integrierte Schaltungen - Dresdner Arbeitstagung Schaltungs- und Systementwurf DASS 2006
R. Kothe, C. Galke, H. T. Vierhaus, „Redundanz-Management und Fehlerisolierung für die Selbstreparatur in digitalen und analogen Schaltungen“, Proc. „Analog 06“, 9. ITG-GMM-Fachtagung, Dresden, September 2006, Fachbericht 196, VDE Verlag 2006, pp. 57-62
S. Misera, H. T. Vierhaus, L. Breitenfeld, A. Sieber, „A Mixed Level Fault Simulation of VHDL and SystemC“, Proc. 9th Euromicro Conference on Digital Systems Design, Dubrovnik, Aug. /Sept. 2006, IEEE Comp. Soc. Press 2006, ISBN 0-7695-2609-8, pp. 275-279
C. Galke, U. Gätschmann, H. T. Vierhaus, „Scan-Based SoC Test Using Space / Time Pattern Compaction Schemes“,Proc. 9th Euromicro Conference on Digital Systems Design, Dubrovnik, Aug. /Sept. 2006, IEEE Comp. Soc. Press 2006, ISBN 0-7695-2609-8, pp. 433-438
R. Kothe, H. T. Vierhaus, “An Embedded Test Strategy for Global and Regional Interconnects on SOCs“, Proc. IEEE Signal Processing Workshop 2006, Poznan, pp. 65-70, ISBN 10-83-913251-7-2
Misera, S.: "Hierarchische Fehlersimulation mit effektiven SystemC-Modellen", 1st Cooperation Workshop of Computer Science 2006, Cottbus, Computer Science Reports BTU Cottbus, ISSN: 1437-7969
R. Kothe, S. Habermann, H. T. Vierhaus, „Selbstreparatur von Logik-Baugruppen in hochintegrierten Schaltungen- Möglichkeiten und Grenzen“, Forum der Forschung, BTU Cottbus, Jahrgang 10, Heft 19, Dezember 2006, pp. 125-130, ISSN 0947-6989
2005
U. Gätzschmann, C. Galke, M. Kaibel, U. Gläser, H. T. Vierhaus: „Ein flexibler Ansatz für den Scan-Test von SoCs“, Proc. 17. ITG-GI-GMM-Workshop „Test und Zuverlässigkeit von Schaltungen und Systemen“, Innsbruck, Febr. / März 2005, pp. 32-36, Ed. S. Hellebrand
Galke, C.; Misera, S.; Fröschke, H.; Vierhaus, H. T.: "Eine Simulationsumgebung zur Validierung des Fehlerverhaltens für Prozessor-basierte Systeme " - Poster, Proc. 17. ITG-GI-GMM-Workshop "Test und Zuverlässigkeit von Schaltungen und Systemen", Innsbruck, Febr./März 2005, Ed. S. Hellebrand
Galke, C.; Misera, S.; Fröschke, H.; Vierhaus, H. T.: "Parallele Hierarchische Fehlersimulation zur Validierung des Fehlerverhaltens für SoCs", GI/ITG/GMM Workshop "Modellierung und Verifikation", April 2005, München
R. Kothe, C. Galke, H. T. Vierhaus: „A Multi-Purpose Concept for SoC Self Test Including Diagnostic Features”, Proc. IEEE Int. On-line Testing Symposium 2005, IEEE Computer Society Press
H. T. Vierhaus, H. Rossmann: „Power-Timing Optimierung für Zellen-basierte Digitalschaltungen in Submikron-Technologien“, Workshop “Entwurfsmethoden für Nanometer VLSI Design“, GI Informatik-Jahrestagung 2005, Bonn
H. T. Vierhaus, „Transistor- and Gate Level Self Repair for Logic Circuits”, Proc. IEEE Signal Processing 2005, Poznan, Ed. A. Dabrowski, ISBN 83-913251-6-4
2004
Gätzschmann, U., Vierhaus, H. T. et al., „Ein flexibles Verfahren zur Testdaten- Kompaktierung und – Dekompaktierung für den Scan-Test“, 16. ITG-GI-GMM-Workshop“Testmethoden und Zuverlässigkeit von Schaltungen und Systemen“, Dresden, 29. 2.- 2. 3. 2004, Ed. B. Straube
Schwabe, H.; Galke, C.; Vierhaus, H. T.: “Ein funktionales Selbsttest-Konzept für Prozessor-Strukturen am Beispiel der Testprozessors T 5016p“ 16. ITG-GI Workshop „Test und Zuverlässigkeit von Schaltungen und Systemen“, Dresden, März 2004, Ed. B. Straube
Kretzschmar, C.; Galke, C.; Vierhaus, H. T.: „A Hierarchical Self Test Scheme for SoCs”, Proc. 10th IEEE Int. On-Line Testing Symposium, 2004, Funchal, pp. 37-42, ISBN 0-7695-2180-0, IEEE Computer Society Press
Misera, S., Vierhaus, H. T., “FIT- A Parallel Hierarchical Fault Simulator”, Int Conference on Parallel Computing in Electrical Engineering (PARELEC) 2004, Dresden, Ed. R. Merker, IEEE Comp. Society Press, pp. 289-296, ISBN 0-7695-2080-4
M. Schölzel, P. Bachmann, H. T. Vierhaus, „Application Specific Processor Design for Digital Signal Processing“, Proc IEEE Signal Processing Workshop 2004, Poznan, Ed. A. Dabrowski, ISBN 83-913251-5-6
Claudia Kretzschmar, Christian Galke, H. T. Vierhaus, „Test und Selbsttest-Verfahren für zuverlässige Systems on a Chip”, Proc. 6th Workshop on System Design Automation (SDA2004), Dresden, April 2004, Ed. G. Elst